PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-122646

(43) Date of publication of application: 12.05.1995

(51)Int.CI.

HO1L 21/82 HO1L 27/04 HO1L 21/822

(21)Application number: 05-263359

(71)Applicant: HITACHI LTD

(22)Date of filing:

21.10.1993


(72)Inventor: OKAZAKI TAKAO


(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57) Abstract:

PURPOSE: To enhance the reliability by blowing out fuses in a semiconductor integrated circuit device positively even if they are reduced in size.

CONSTITUTION: A fuse layer 4, where a pair of rectangular contact parts 1 are linked through tapered parts 3 and a linear part 2, is formed on the main plane of a semiconductor substrate 8. An insulation layer 5 is then formed on the fuse layer 4 and a power supply wiring 6 connected with the fuse layer 4 through a contact hole is formed on the insulation layer 5. In such semiconductor integrated circuit device, the tapered part 3 is set narrower on the side connected with the contact part 1 as compared with than the side in the direction including the side of the contact part 1.





LEGAL STATUS

[Date of request for examination]

13.10.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3294401

[Date of registration]

05.04.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-122646

(43)公開日 平成7年(1995)5月12日


		識別記号	庁内整理番号 8122-4M 8832-4M	FΙ,			技術表示箇所	
				H01L 審査請求	21/ 82		F	
					27/ 04		V	
					未請求	請求項の数1	OL (全 5 頁)	
(21)出願番号		特顏平5-263359		(71)出願人	0000051	08		
				株式会社日立製作所				
(22)出顧日		平成5年(1993)10月21日					可台四丁目6番地	
				(72)発明者	東京都市		野地 株式会社日立 ンタ内	
				(74)代理人		小川 勝男		

(54) 【発明の名称】 半導体集積回路装置

(57)【要約】

【目的】 半導体集積回路装置のヒューズを小さくして も、ヒューズを確実に切断し、信頼性を向上することが できる。

【構成】 半導体基板8主面に、一対の矩形状のコンタクト部1間をテーパ部3を介して直線部2で連結したヒューズ層4を設け、ヒューズ層4の上に絶縁層5を設け、絶縁層5の上に接続孔を介してヒューズ層4と接続された電源配線6を設けた半導体集積回路装置であって、テーパ部3のコンタクト部1と接続する辺が、コンタクト部1の前記辺を含む方向の幅より短い。



【特許請求の範囲】

【請求項1】 半導体基板主面に、一対の矩形状のコンタクト部の間をテーパ部を介して直線部で連結したヒューズ層を設け、該ヒューズ層の上に絶縁層を設け、該絶縁層の上に接続孔を介して前記ヒューズ層と接続された電源配線を設けた半導体集積回路装置であって、前記テーパ部の前記コンタクト部と接続する辺が、前記コンタクト部の前記辺を含む方向の幅より短いことを特徴とする半導体集積回路装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体集積回路装置に 関し、特に、ヒューズを小さくした場合においても、信 頼性を向上する必要のある半導体集積回路装置に関す る。

[0002]

【従来の技術】例えば、移動体通信端末機器に搭載されている半導体集積回路装置は、前記符号化処理を行うDSP(Digital Signal Processor)等の大規模ディジタル回路と、アナログ信号をディジタル信号に変換するA/D変換回路、ディジタル信号をアナログ信号に変換するD/A変換回路、及び一定の基準電圧を供給する基準電圧発生回路等のアナログ回路とから構成されている。

【0003】前記基準電圧発生回路は製造工程における プロセスのバラツキにより、発生させる基準電圧に誤差 を含んでいる。このため、基準電圧を増幅した動作電圧 の誤差電圧分は、トリミング回路により補正している。

【0004】トリミング回路は、増幅回路と、複数の抵抗と、複数のヒューズと、複数のアナログスイッチ等で構成される。

【0005】動作電圧の補正は、製造工程後の動作試験時に、基準電圧の誤差を測定し、その電圧の誤差に応じて、トリミング回路内の所定のヒューズを外部からの電圧印加により切断することにより、複数の抵抗の中から電圧降下に使用する抵抗を選択し、その選択した抵抗で電圧降下させることにより動作電圧の誤差を補正している。

[0006]

【発明が解決しようとする課題】しかしながら、本発明 者は、前記従来技術を検討した結果、以下のような問題 点を見いだした。

【0007】図3は、従来のヒューズの形状を説明する ためのポリシリコン層の平面図である。

【0008】図3に示すように、1は図示しないAI配線と接続するためのコンタクト部、1aは前記アルミ配線と接続されるコンタクト領域、2は直線部、3はコンタクト部1と直線部2とをつなぐテーパ部である。

【0009】w1は直線部2の幅(以下、直線部幅)、 h1は直線部の長さ(以下、直線部長)、w2はコンタク ト領域 1 a の幅(以下、コンタクト領域幅)、 h 2 はコンタクト領域 1 a の端から、直線部 2 の端までの長さ(以下、テーパ長)、 θ はテーパ部 3 の傾斜と直線部 2 とがなす角度(以下、テーパ角)である。

【0010】ヒューズのシート抵抗をR□とすると、直線部2の抵抗Rf、テーパ部3の抵抗Rt及びヒューズのトータル抵抗Rは、次のようになる。

[0011]

【数1】 Rf= (h1/w1) × R□ ··· (1)

[0012]

【数2】 Rt= (h2/(w2-w1)) × ln (w2/w1) × R□ ··· (2)

[0013]

【数3】 R=Rf+2Rt …(3)

また、ヒューズは、電流によるジュール熱によって温度 が上昇し、その温度がポリシリコンの融点に達すると切 断される。

【 O O 1 4 】図 4 は前記ヒューズの直線部での温度上昇を説明するための模式図である。

【 O O 1 5 】 図 4 に示すように、w1は直線部幅、h1は 直線部長、thは直線部の厚さ(以下、直線部厚)であ る。

【0016】直線部の断面積をS、抵抗率をhoとすると、ho ho h

[0017]

【数4】 ΔR=ρ (Δ×/S) ···· (4) である。

【OO18】ヒューズに流れる電流をIo、電流Ioが流れた時間をTとすると、 Δ ×の部分で発生するジュール 熱 Δ Qは、

[0019]

【数5】 $\Delta Q = \Delta R \cdot Io^2 \cdot r$ … (5) である。

【OO2O】 $\Delta \times O$ 部分の質量をm、比熱をc、密度をd、温度上昇を $\Delta \top C$ すると、

[0021]

【数6】 △Q=mc·△T ···(6)

[0022]

【数7】 m=S·∆x·d ···(7)

であり、式(4)、(5)、(6)、(7)より、

[0023]

【数8】 $\Delta T = (\rho \tau / c d) (Io^2 / S^2)$ … (8) である。

【〇〇24】また、ヒューズに印加する電圧をVoとすると、ヒューズのトータル抵抗はRであるから、ヒューズに流れる電流 I oは、

[0025]

【数9】 Io=Vo/R …(9)

である。

【0026】断面積Sは、S=w1・thであるから、式

(8)、(9)より、温度上昇△Tは、

[0027]

【数10】 $\Delta T = (\rho \tau / d c t h^2)$ (Vo/wiR) 2 … (10)

となる。

【 O O 2 8 】半導体集積回路装置の微細化により、ヒューズも小さくする必要がある。ヒューズを確実に切断するためには、低い印加電圧 Voで、高い温度上昇を得れば良い。

【0029】そのためには、式(10)より、直線部幅w1を、又はトータル抵抗Rを小さくすれば良いことがわかる。

【0030】しかし、直線部幅w1は、ヒューズ形成時のパターニングに用いるリソグラフィ技術により制約され、小さくするには限界がある。

【 0 0 3 1 】また、トータル抵抗 R を小さくするには、式(1)、(2)、(3)より、直線部の抵抗 R f、又はテーパ部の抵抗 R t を小さくすれば良いことがわかる。

【0032】しかし、直線部の抵抗Rfを小さくするために、直線部長h1を小さくすると、直線部2の端からテーパ部3に熱伝導で熱が逃げていくため、直線部2の温度上昇が押さえられ、確実なヒューズの切断ができなくなる。このため、直線部長h1を小さくするには限界がある。

【0033】また、テーパ部3の抵抗Rtを小さくするために、コンタクト領域幅w2を大きく、テーパ長h2を小さくすると、テーパ部3の傾斜と直線部2がなす角度のが直角に近くなり、ヒューズ切断時に、テーパ部3と直線部2の間で電界集中が起こり、切断してしまう。このため、確実にヒューズを切断できなくなる。

【0034】これらのため、半導体集積回路装置の微細化に伴い、ヒューズの寸法も小さくしたくても、従来のヒューズの形状では、ヒューズの寸法を小さくするには限界があり、更に小さくしようとするとヒューズが確実に切断できなくなるという問題があった。

【0035】また、前記ヒューズが確実に切断できないので、半導体集積回路装置の信頼性が低下するという問題があった。

【0036】本発明の目的は、半導体集積回路装置のヒューズを小さくすることが可能な技術を提供することにある。

【 0 0 3 7 】また、本発明の他の目的は、半導体集積回路装置の信頼性を向上させることが可能な技術を提供することにある。

【0038】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。

[0039]

【課題を解決するための手段】本願において開示される

発明のうち、代表的なものの概要を簡単に説明すれば、 下記のとおりである。

【 O O 4 O 】半導体基板主面上に、一対で矩形のコンタクト部と、前記コンタクト部の一辺より幅の狭い直線部と、前記コンタクト部と前記直線部とをつなぐ、テーパ形状であるテーパ部とからなるポリシリコン層を設け、該ポリシリコン層上に絶縁層を設け、該絶縁層の接続孔を通じて接続されたアルミ配線を設けた半導体集積回路装置において、前記テーパ部の前記コンタクト部と接続する辺を、前記コンタクト部の前記テーパ部と接続する辺より短くする。

[0041]

【作用】上述した手段によれば、本発明の半導体集積回路装置は、前記テーパ部の前記コンタクト部と接続する辺の端部が、前記コンタクト部の前記テーパ部と接続する辺の端部より内側にある。これにより、テーパ部の傾斜と直線部がなす角度 θ を電界集中が起こらない角度のまま、テーパ長ト2を短くできる。この結果、従来よりもヒューズを更に小さくしても、ヒューズを確実に切断することができる。この結果、ヒューズを小さくしても、確実に切断できるので、半導体集積回路装置の信頼性を向上することができる。

[0042]

【実施例】以下、本発明の実施例を図面を用いて詳細に 説明する。

【0043】なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

【 O O 4 4 】図 1 は、本発明の一実施例である半導体集 積回路装置のヒューズの形状を示すポリシリコン層の平 面図である。

【OO45】図2は、図1のA-A線で切ったヒューズの概略構成を示す断面図である。

【0046】図1に示すように、1は図示しないアルミ配線にヒューズを接続するためのコンタクト部、1aは前記アルミ配線と接続されるコンタクト領域、2はヒューズ切断時に切断される直線部である。

【0047】3はコンタクト部1と直線部2とをつなぐテーパ部であり、テーパ部3のコンタクト部1と接続される辺の端部は、コンタクト部1のテーパ部3と接続する辺の端部より内側になっている。なお、コンタクト部1、直線部2及び、テーパ部3は、ポリシリコンを主体としている。

【0048】w1は直線部2の幅(以下、直線部長)、h1は直線部2の長さ(以下、直線部長)、w2はコンタクト領域1aの幅(以下、コンタクト領域幅)、h2はコンタクト領域1aの端から、直線部2の端までの長さ(以下、テーパ長)、θはテーパ部3の傾斜と直線部2とがなす角度(以下、テーパ角)である。

・【0049】また、図2に示すように、4はポリシリコ

ンを主体とし、コンタクト部1、直線部2及びテーパ部3からなるヒューズ層、5は絶縁層、6はアルミを主体とするアルミ配線、7は酸化絶縁層、8は半導体基板である。

【0050】本実施例の半導体集積回路装置用ヒューズの製造方法は、まず、半導体基板8主面に図示しない任意の導電型半導体領域をイオン打込み法で形成し、次に、半導体基板8主面に選択酸化法により酸化絶縁層7を形成する。

【0051】次に、図示しない素子形成領域に、MOSFET等の素子を形成する。

【0052】次に、酸化絶縁層7上に、ポリシリコン層をCVD法で積層し、ホトリソグラフィ、及びエッチングにより所定のヒューズ形状にパターニングしてヒューズ部4を形成する。

【0053】次に、酸化絶縁層7及びヒューズ部4の上に、CVD法、又はスパッタ法により酸化珪素膜を積層し、ホトリソグラフィ、及びエッチングにより前記コンタクト部のアルミ配線とのコンタクト領域の部分を開口し、絶縁層5を形成する。

【0054】次に、前記絶縁層5の上にスパッタ法によりアルミを積層し、ホトリソグラフィ、及びエッチングにより所定の形状にパターニングしてアルミ配線6を形成する。

【0055】次に、アルミ配線6の上に保護膜9を形成し、本実施例の半導体集積回路装置が完成する。

【0056】以上の説明からわかるように、本実施例によれば、本発明の半導体集積回路装置は、テーパ部3のコンタクト部1と接続する辺が、コンタクト部1の前記辺を含む方向の幅より短い。これにより、テーパ長h2を短くでき、確実なヒューズの切断ができる長さの直線部2を残し、テーパ角 θ を電界集中が起こらない鈍角のまま、ヒューズを小さくすることができる。この結果、従来よりもヒューズを更に小さくしても、ヒューズを確実に切断することができる。

【 O O 5 7 】また、ヒューズを小さくした場合において も、半導体集積回路装置の信頼性を向上することができ る。

【0058】以上、本発明者によってなされた発明を前 記実施例に基づき具体的に説明したが、本発明は、前記 実施例に限定されるものではなく、その要旨を逸脱しな い範囲において種々変更可能であることは勿論である。

【0059】例えば、テーパ部3の傾斜部は、直線に限らず、曲線でも良く、複数の直線部からなる傾斜でも良い。

[0060]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記のとおりである。

【0061】1. 半導体集積回路装置のヒューズを小さくしても、ヒューズを確実に切断することができる。

【0062】2.半導体集積回路装置のヒューズを小さくした場合においても、信頼性を向上することができる。

【図面の簡単な説明】

【図1】は、本発明の一実施例である半導体集積回路装 置のヒューズの形状を示すポリシリコン層の平面図、

【図2】 図1のAーA線で切ったヒューズの概略構成を示す断面図、


【図3】 従来のヒューズの形状を示すポリシリコン層 の平面図、

【図4】 ヒューズの直線部での温度上昇を説明するための模式図。

【符号の説明】

1…コンタクト部、1 a …コンタクト領域、2…直線部、3…テーパ部、4…ヒューズ層、5…絶縁層、6…アルミ配線、7…酸化絶縁層、8…半導体基板、9…保護膜、w1…直線部幅、h1…直線部長、w2…コンタクト領域幅、h2…テーパ長。

【図1】



【図2】

▼ 2

5
6
5
7
7
8

